zoukankan      html  css  js  c++  java
  • 数字逻辑基础2

    查找表又叫LUT(LOOK UP Table),查找表有若干输入端口,但仅仅有一个输出端口。

    查找表将输入看做地址,将地址对应的“表项”通过输出端口输出。

    且输入端口数为N,那么表项的数量为 。

    A

    B

    OUT

    0

    0

    表项1

    0

    1

    表项2

    1

    0

    表项3

    1

    1

    表项4

    这这里,引入这样一个现象:假设配置表项为0、0、0、1。则发现逻辑上相当于一个两输入与门。令表项为0、1、1、1.相当于一个两输入或门,等等。由此可见输出表项是可以配置的。实际上,这就是FPGA工作的本质!在FPGA中,存储表项使用的是块RAM。

    1. 1.        触发器

    触发器是时序电路中具有一位二进制记忆功能的时序电路。英文flip-flop.比如D触发器,RS触发器

    锁存器:电平敏感的触发器   

    寄存器:边沿敏感的触发器

    FPGA中通常使用D型触发器

    时序电路时钟频率越高—功耗越大(取决于MOS管的电流电压特性)

    RAM:SRAM(静态随机访问存储器)、DRAM(动态随机访问存储器)、SDRAM(同步动态随机访问存储器)

    1. 2.        信号扇出能力

    内部的一个输出信号所能直接驱动的接收源的个数

  • 相关阅读:
    hdu 2546 饭卡
    poj 2262 Goldbach's Conjecture
    poj 1287 Networking
    poj 2377 Bad Cowtractors
    poj 1789 Truck History
    poj 2349 Arctic Network
    poj 1258 Agri-Net
    acdream 20140730 D题
    hdu 1012 素数判定
    hdu 2098 分拆素数和
  • 原文地址:https://www.cnblogs.com/shaonianpi/p/9991080.html
Copyright © 2011-2022 走看看