FPGA实现图像的二值形态学滤波：边界提取

　　轮廓是对物体形状的有力描述，对图像分析和识别十分有用。通过边界提取算法可以得到物体的边界轮廓。

　　二值图像的边界提取主要基于黑白区域的边界查找，和许多边界查找算法相比它适合于二值图像。

　　边界提取的算法比较简单，以黑色 0 作为背景，白色 1 作为提取。以 3x3 模板为例，9 个像素都为 0 或 1 时输出为 0，否则为 1 。如图所示：

一、FPGA实现

　　算法比较简单，直接上代码吧。

module Boundary
//========================< 端口 >==========================================
(
input   wire                clk                     ,
input   wire                rst_n                   ,
//input ---------------------------------------------
input   wire                RGB_de                  ,
input   wire                RGB_hsync               ,
input   wire                RGB_vsync               ,
input   wire    [15:0]      RGB_data                ,
//output --------------------------------------------
output  wire                boundary_de             ,
output  wire                boundary_hsync          ,
output  wire                boundary_vsync          ,
output  reg     [15:0]      boundary_data
);
//========================< 信号 >==========================================
//matrix_3x3 ----------------------------------------
wire    [15:0]              matrix_11               ;
wire    [15:0]              matrix_12               ;
wire    [15:0]              matrix_13               ;
wire    [15:0]              matrix_21               ;
wire    [15:0]              matrix_22               ;
wire    [15:0]              matrix_23               ;
wire    [15:0]              matrix_31               ;
wire    [15:0]              matrix_32               ;
wire    [15:0]              matrix_33               ;
//同步 ----------------------------------------------
reg     [ 1:0]              RGB_de_r                ;
reg     [ 1:0]              RGB_hsync_r             ;
reg     [ 1:0]              RGB_vsync_r             ;
//==========================================================================
//==    matrix_3x3，生成3x3矩阵，输入和使能需对齐，耗费1clk
//==========================================================================
//--------------------------------------------------- 矩阵顺序
//        {matrix_11, matrix_12, matrix_13}
//        {matrix_21, matrix_22, matrix_23}
//        {matrix_31, matrix_32, matrix_33}
//--------------------------------------------------- 模块例化
matrix_3x3_16bit
#(
    .COL                    (480                    ),
    .ROW                    (272                    )
)
u_matrix_3x3_16bit
(
    .clk                    (clk                    ),
    .rst_n                  (rst_n                  ),
    .din_vld                (RGB_de                 ),
    .din                    (RGB_data               ),
    .matrix_11              (matrix_11              ),
    .matrix_12              (matrix_12              ),
    .matrix_13              (matrix_13              ),
    .matrix_21              (matrix_21              ),
    .matrix_22              (matrix_22              ),
    .matrix_23              (matrix_23              ),
    .matrix_31              (matrix_31              ),
    .matrix_32              (matrix_32              ),
    .matrix_33              (matrix_33              )
);
//==========================================================================
//==    边缘提取，耗费1clk
//==========================================================================
always @ (posedge clk or negedge rst_n)begin
    if(!rst_n)begin
        boundary_data <= 16'h0000;
    end
    else if((matrix_11 == 16'h0000) && (matrix_12 == 16'h0000) && (matrix_13 == 16'h0000) &&
            (matrix_21 == 16'h0000) && (matrix_22 == 16'h0000) && (matrix_23 == 16'h0000) &&
            (matrix_31 == 16'h0000) && (matrix_32 == 16'h0000) && (matrix_33 == 16'h0000)
            ) begin
                            boundary_data <= 16'hffff;
    end
    else if((matrix_11 == 16'hffff) && (matrix_12 == 16'hffff) && (matrix_13 == 16'hffff) &&
            (matrix_21 == 16'hffff) && (matrix_22 == 16'hffff) && (matrix_23 == 16'hffff) &&
            (matrix_31 == 16'hffff) && (matrix_32 == 16'hffff) && (matrix_33 == 16'hffff)
            ) begin
                            boundary_data <= 16'hffff;
    end
    else begin
        boundary_data <= 16'h0000;
    end
end
//==========================================================================
//==    信号同步
//==========================================================================
always @(posedge clk or negedge rst_n) begin
    if(!rst_n) begin
        RGB_de_r    <= 2'b0;
        RGB_hsync_r <= 2'b0;
        RGB_vsync_r <= 2'b0;
    end
    else begin  
        RGB_de_r    <= {RGB_de_r[0],    RGB_de};
        RGB_hsync_r <= {RGB_hsync_r[0], RGB_hsync};
        RGB_vsync_r <= {RGB_vsync_r[0], RGB_vsync};
    end
end

assign boundary_de    = RGB_de_r[1];
assign boundary_hsync = RGB_hsync_r[1];
assign boundary_vsync = RGB_vsync_r[1];
    


endmodule

二、上板验证

 　　输入找了张二值图片，如果没有二值图片，可以在边界提取前自己写一下阈值判断即可。

　　二值原图：

　　边界提取后：

　　由实验结果可知，边界提取成功，外部的白色和内部的黑色都变为了白色，只有边界处是黑色。

参考资料：[1] Opens Lee：FPGA开源工作室（公众号）